Semiconductor integrated circuit having input protection circuit

Patent Number:

FP0860941, A3

Publication date:

1998-08-26

Inventor(s):

SUGA KOICHIRO (JP)

Applicant(s):

NIPPON ELECTRIC CO (JP)

Requested Patent:

☐ <u>JP10242391</u>

Application Number: EP19980103311 19980225 Priority Number(s):

JP19970040703 19970225

IPC Classification:

H03F1/52

EC Classification:

H03F1/52B, H01L27/02B4F2, H01L27/02B4F6

Equivalents:

CN1196577, JP2937923B2, T. US6034854

Abstract

In an input protection circuit for use in a semiconductor integrated circuit, a switch device 4, which becomes a conducting condition in response to an overvoltage applied between opposite ends thereof, is connected between a wiring conductor connecting an external input terminal 7 to an input node of an input first stage inverter 5 and an output node N3 of a logic gate 10 included within an internal circuit 3 provided in the semiconductor integrated circuit. When an overvoltage is applied to the external input terminal 7, the switch device 4 becomes the conducting condition so that the electric charge of the overvoltage applied to the external input terminal 7, is discharged through a MOS transistor QP6 or QN7 constituting the logic gate 10 within the internal circuit 3, to a power supply voltage line 1A or a ground potential line 2A which is laid within the internal circuit 3 for supplying a power supply voltage or a ground potential to the MOS transistor QP6 or QN7. Thus, an effective input protection circuit can be realized with a reduced occupying area on the semiconductor chip, with a

reduced increase of the input terminal capacitance and with a reduced restriction to the circuit layout.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-242391

(43)公開日 平成10年(1998) 9月11日


(51) Int.Cl.4	識別記号	,	FΙ	· · ·	
H01L 27/	'04		H01L 27/04	Н	
21/	/822		23/56	В	
23/			27/04	E	: :
	/8238	. •	27/08	3 2 1 H	
	/092	•	2., 33	V	
2.,	002		審査請求 有	請求項の数9 OL	(全 8 頁)
(21)出願番号	特願平9~40703		(71)出願人 000232	2036	
		•	日本電	気アイシーマイコンシン	ステム株式会
(22)出願日 平成9年(1997)2月25日			社		
	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	ŀ		県川崎市中原区小杉町:	1 丁目403番
•			53		
	$\mathbf{q}_{i} = \mathbf{q}_{i} + \mathbf{q}_{i} $		(72)発明者 菅 宏		
:	*			、 一 県川崎市中原区小杉町-	-丁月403番
			•	本電気アイシーマイコン	
	- V		式会社		
		.		.r. : 京本 直樹 (外24	2 1
	· · · · · · · · · · · · · · · · · · ·		(14)1(4)八 开在工	. 水平 四四 UF21	- /
	•				
			. •	(1)	

(54) 【発明の名称】 半導体集積回路

(57) 【要約】

【課題】チップ上での占有面積が小さく、入力端子容量 の増加が小さく、レイアウトに制約の少ない入力保護回 路を備える半導体集積回路を提供する。

【解決手段】入力端子7と入力初段インバータ5の入力点とを接続する配線と内部回路3を構成するいずれかの論理ゲートの出力点との間に、両端に加えられた電圧に応じて開閉するスイッチ素子4を設ける。入力端子7に印加されるサージ電圧がスイッチ素子4の開閉に定められた電圧以上のとき、スイッチ素子4が導通し、入力端 10子7から内部回路3内の論理ゲートを構成するMOS型電界効果型トランジスタを介して、そのMOS型電界効果型トランジスタに電源電位を供給する電源電圧線または接地電位を供給するグランド線に至る電流経路が形成されるようにする。



【特許請求の範囲】

【請求項1】 外部端子に入力された信号を受ける入力 初段回路と、入力初段回路の出力信号に基いてこの半導体集積回路が本来目的とする信号処理動作を実行する内部回路とを含み、前記外部端子に前記入力初段回路を破壊するに足る過電圧が印加されたとき外部端子に加わった電荷を電源電位点叉は接地電位点に放電させる構成の入力保護回路を備える半導体集積回路において、

前記外部端子に加わった電荷の放電先が、前記内部回路 に電源電位叉は接地電位を供給するために前記内部回路 10 の領域内に配設された電源電位供給線叉は接地電位供給 線であるように構成したことを特徴とする半導体集積回 路。

【請求項2】 外部端子に入力された信号を受ける入力 初段回路と、入力初段回路の出力信号に基いてこの半導 体集積回路が本来目的とする信号処理動作を実行する内 部回路とを含み、前記外部端子に前記入力初段回路を破 壊するに足る過電圧が印加されたとき外部端子に加わっ た電荷を電源電位点叉は接地電位点に放電させる構成の 入力保護回路を備える半導体集積回路において、

前記外部端子に加わった電荷が、前記内部回路に含まれるいずれかの論理ゲートを構成するMOS型電界効果型トランジスタを介して、そのMOS型電界効果型トランジスタに電源電位叉は接地電位を供給するために前記内部回路の領域内に配設された電源電位供給線叉は接地電位供給線に放電されるように構成したことを特徴とする半導体集積回路。

【請求項3】 外部端子に入力された信号を受ける入力 初段回路と、入力初段回路の出力信号にもとづいてこの 半導体集積回路が本来目的とする信号処理動作を実行する内部回路とを含み、前記外部端子に前記入力初段回路 を破壊するに足る過電圧が入力されたとき前記外部端子 が電源電位点叉は接地電位点に短絡される構成の入力保護回路を備える半導体集積回路において、

前記外部端子と前記入力初段回路の入力点とを接続する 配線と前記内部回路に含まれるいずれかの論理ゲートの 出力点との間に、両端に加えられた電圧に応じて開閉す るスイッチ素子を接続し、

前記外部端子に印加される過電圧が前記スイッチ素子の 開閉に定められた電圧以上のとき前記スイッチ素子が導 40 通し、前記外部端子から、前記内部回路に含まれるいずれかの論理ゲートを構成するMOS型電界効果型トランジスタを介して、そのMOS型電界効果型トランジスタに電源電位を供給する電源電位供給線叉は接地電位を供給する接地電位供給線に至る電流経路が形成されるように構成したことを特徴とする半導体集積回路。

【請求項4】 請求項3記載の半導体集積回路において

前記外部端子と前記入力初段回路の入力点とを接続する 配線の、前記スイッチ素子との接続点から前記入力初段 50 回路の入力点に至る配線に、第1の抵抗成分を付与した ことを特徴とする半導体集積回路。

【請求項5】 請求項3叉は請求項4記載の半導体集積 回路において、

前記スイッチ素子と前記内部回路に含まれるいずれかの 論理ゲートの出力点とを接続する配線から、前記論理ゲートの出力信号を入力信号とする他の論理ゲートの入力 点に至る配線に、第2の抵抗成分を付与したことを特徴 とする半導体集積回路。

) 【請求項6】 請求項4又は請求項5記載の半導体集積 回路において、

前記第1の抵抗成分、前記第2の抵抗成分叉は前記第1 の抵抗成分及び第2の抵抗成分が、多結晶シリコン膜、 金属膜及び不純物を導入した結晶シリコン層のいずれか を用いて形成した抵抗素子によるものであることを特徴 とする半導体集積回路。

【請求項7】 請求項4又は請求項5記載の半導体集積 回路において、

前記第1の抵抗成分、前記第2の抵抗成分叉は前記第1 の抵抗成分及び第2の抵抗成分が、多結晶シリコン膜、 金属膜及び不純物を導入した結晶シリコン層のいずれか を用いた配線に付随する寄生抵抗によるものであること を特徴とする半導体集積回路。

【請求項8】 請求項3記載の半導体集積回路において、

前記スイッチ素子が、第1導電型の領域中に間隔を保って形成された二つの第2導電型領域を両端とし、その両端に加えられた電圧に応じて生じるブレークダウン現象によりスイッチ作用を示す、ブレークダウン素子であることを特徴とする半導体集積回路。

【請求項9】 請求項3記載の半導体集積回路におい て

前記スイッチ素子が、第1導電型の領域中に間隔を保って形成された二つの第2導電型領域を両端とし、その両端に加えられた電圧に応じて生じるパンチスルー現象によりスイッチ作用を示す、パンチスルー素子であることを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路に 関し、特に、外部端子に印加された例えば静電気による 過電圧のようなサージ電圧を電源電位点あるいは接地電 位点に放流させる構成の入力保護回路を備える、半導体 集積回路に関する。

[0002]

【従来の技術】半導体集積回路(LSI)の入力保護に 従来用いられているこの種の入力保護回路について、図 5、6又は図7を用いて、説明する。図5は、従来の入 力保護回路の一例(従来例1)の回路図である。図5を 参照すると、電源電圧側に電流を逃がす保護素子とし

て、pチャネルMOSトランジスタ(pMOSトランジ スタ) Qpgが設けられている。このトランジスタQ P3は、ゲート電極とソース電極とを接続したダイオード 接続で、ソース電極とゲート電極とは電源電圧線1に接 続し、ドレイン電極は外部入力端子7に接続している。 一方、グランド電位側に電流を逃がす保護素子として、 nチャネルMOSトランジスタ (nMOSトランジス タ)Q_{N4}が設けられている。このトランジスタQ_{N4}は、 ゲート電極とソース電極とを接続したダイオード接続 で、それらゲート電極およびソース電極がグランド線2 に接続し、ドレイン電極は入力端子?に接続している。 この例のLSIにおいて入力初段回路5は、pMOSト ランジスタQnとnMOSトランジスタQnとからなる CMOSトランジスタ構成のインパータであり、その入 カ点(共通接続されたゲート電極)と、上記2つの保護 素子 Q_{P3} , Q_{N4} どうしの接続節点 N_1 とが抵抗 R_5 を介 して接続されている。入力初段インバータ5の出力信号 は、内部回路3に入力されて、信号処理される。内部回 路3は、このLSIが目的とする本来の信号処理を行 う。尚、このLSIは、所謂シリコンゲートプロセスに 20 よるものであって、各MOSトランジスタ Q_{p_1} 、 Q_{N2} 、 Q_{P3} , Q_{N4} 及び内部回路内の論理ゲートを構成するトラ ンジスタのゲート電極は、多結晶シリコン(ポリシリコ

【0003】次に、図6は、従来の入力保護回路の他の 例(従来例2)の回路図を示す図である。図6を参照す ると、本従来例は、電源電圧側の保護素子としてnMO SトランジスタQ_{KS}を用いている点が、従来例1と異な っている。この保護用トランジスタQNSは、ソース電極 が電源電圧線1に、ドレイン電極が入力端子7に、ゲー ト電極がグランド線2に、それぞれ接続している。一 方、グランド電位側の保護素子として、同じくnMOS トランジスタQ_{N4}が設けられている。このトランジスタ QN4は、ゲート電極とソース電極とが接続されたダイオ ード接続で、それらゲート電極およびソース電極がグラ ンド線2に接続し、ドレイン電極が入力端子7に接続し ている。この例のLSIにおいても、入力初段回路5 は、pMOSトランジスタ Q_{Pl} とnMOSトランジスタ QnoとからなるCMOSトランジスタ構成のインバータ であり、その入力点と上記2つの保護素子Q_{N5}, Q_{N4}ど うしの接続節点N₁とが抵抗R₅を介して接続されてい

ン) で形成されている。 叉、抵抗R、もポリシリコンを

材料とし、通常、MOSトランジスタのゲート電極の形

成と同時に形成される。

【0004】上記二つの従来例1、2の入力保護回路は、端子7に例えば静電気などによるサージ電圧が印加されたとき、ポリシリコン抵抗 R_5 がそのサージ電圧の 波形を鈍化させる。そしてその作用により、入力初段のインバータ5を構成するpチャネル、nチャネル二つの MOSトランジスタ Q_{P1} 、 Q_{P2} のゲート電極に急峻なサ

4

ージ電圧が直接印加されるのを防ぐ。一方、pMOSトランジスQpg、nMOSトランジスタQpgが、プレークダウン叉はパンチスルーにより電源電圧線1への電流経路を作り、電流を逃がす。叉、nMOSトランジスタQpgが、プレークダウン叉はパンチスルーによりグランド2線へ電流が抜ける経路を作り、電流を逃がす。従来例1、2のLSIでは、上述した二つの作用(サージ電圧波形の鈍化とサージ電流放電経路の形成)により、入力初段のインパータ5におけるMOSトランジスタのゲート酸化膜の破壊を防止している。

【0005】次に、図7(a)に従来の入力保護回路の 第3番目の例(従来例3)の回路図を示す。本従来例で は、共通放電線を用いた入力保護回路について説明す る。図7(a)を参照して、この例のLSIにおいて入 力保護回路は、入力端子 7 からサージ電圧が印加された とき、入力保護回路21を介してスクライブ線24に至 る電流経路が形成される構成となっている。スクライブ 線24は、LSIの製造工程で、ウェーハ上のチップと うしを区分する線であって、ウェーハからチップを分割 するとき、このスクライブ線にダイサーなどで切れ目を 入れたのち、その切れ目に沿って分割する。スクライブ 線は、通常、アルミニウムなどで覆われており、シリコ ン基板に導通している。本従来例の入力保護回路は、二 つのn+拡散層26, 27とp型シリコン基板29とに よって形成されるラテラル型npnパイポーラトランジ スタと、n+拡散層26とp型シリコン基板29, p+ 拡散層25により形成されるpn接合ダイオードとで構 成されている。いま、入力端子7からサージ電圧が印加 されると、入力保護回路21のラテラル型バイポーラト ランジスタと順方向のダイオードとによって、スクライ ブ線24への電流経路が形成される。

【0006】図7(b)に、本従来例のチップ上のバターンレイアウトを、模式的に示す。図7(b)を参照すると、入力端子7に対し入力保護回路21は、共通放電線であるスクライブ線24の近くに配置されている。これは、入力保護回路21の放電経路に付く抵抗を極力小さくして、電流を逃がしやすくするためである。

[0007]

50

【発明が解決しようとする課題】上述した従来例における第1の問題は、入力端子にサージ電圧が掛かったときに入力端子7から電荷を放流するための電流経路として、電源電圧線1への経路とグランド線2への経路の二つが必要であり、そのために図5、6においてMOSトランジスタ Q_{P3} 、 Q_{N4} 、 Q_{N5} で示されるようなブレークダウン叉はパンチスルーを起こす素子が、少なくとも2個以上必要なことである。その結果、入力保護回路が大きくなり、延いてはチップ面積が増加してしまう。

[0008]第2の問題は、上述したように入力保護回路の面積が大きくなるのに伴って、入力保護素子の拡散層容量、ゲート容量が増え、入力端子容量も大きくなっ

てしまうことである。

【0009】第3の問題は、入力保護回路の放電経路に付く抵抗を極力小さくして電流を逃がしやすくするために、回路のレイアウトに対し、入力保護回路を電源電圧線やグランド線の近くに配置しなければならないという制約が加わることである。

[001.0]

【課題を解決するための手段】本発明の半導体集積回路は、外部端子に入力された信号を受ける入力初段回路と、入力初段回路の出力信号に基いてこの半導体集積回路が本来目的とする信号処理動作を実行する内部回路とを含み、前記外部端子に前記入力初段回路を破壊するに足る過電圧が印加されたとき外部端子に加わった電荷を電源電位点叉は接地電位点に放電させる構成の入力保護回路を備える半導体集積回路において、前記外部端子に加わった電荷の放電先が、前記内部回路に電源電位叉は接地電位を供給するために前記内部回路の領域内に配設された電源電位供給線叉は接地電位供給線であるように構成したことを特徴とする。

【0011】本発明の半導体集積回路は、入力端子にサ 20 ージ電圧が印加されたときそのサージ電圧によってプレ ークダウン叉はパンチスルーを起こして入力端子と内部 回路中の論理ゲートの出力点とを短絡するスイッチ素子 を、一つだけ備えている。サージ電圧によって入力端子 に加えられた電荷は、サージ電圧が正電圧であるか負電 圧であるかに応じて、内部回路を構成するpMOSトラ ンジスタ叉はnMOSトランジスタを通して、内部回路 中の電源電圧線またはグランド線を放電先として放流さ れる。つまり、サージ電圧による電荷は、放電先を自動・ 的に振り分けられる。従って、入力初段回路の保護のた 30 めに必要な素子は、上記のスイッチ素子ただ一つだけで 良い。しかも、放電先の電源電圧線またはグランド線と して内部回路の領域に配設された配線を用いるので、当 然、内部回路を構成する論理ゲートのMOSトランジス 夕の直近に配設されている。すなわち、極論すれば、入 力保護回路のレイアウトに格別の配慮を払う必要は、無

[0012]

【発明の実施の形態】次に、本発明の実施の形態について、図面を参照して説明する。図1は、本発明による入 40 力保護回路を有するLSIの、基本的な構成を模式的に示すブロック図である。図1を参照して、この図に示すLSIは、入力端子7から入力初段回路5に至る信号配線の他に、その信号配線の途中から分岐しスイッチ素子4を介して内部回路3に至る電流経路を備えている。スイッチ素子4は、入力端子7にサージ電圧が印加されその波高値が一定電圧以上のとき導通状態になり、内部回路4へ電流経路を形成する。その結果、入力端子7に加わったサージ電圧による電荷は、内部回路領域内の電源電圧線あるいはグランド線へと放流され、入力初段回路 50

のMOSトランジスタのゲート酸化膜の破壊は防止される。このような構成によれば、サージ電圧による電荷の放流先としての内部回路内の電源電圧線あるいはグランド線は、本来の信号処理のためにもともと設けられているものであって、入力保護のために特に新たに引き回したものでないので、寄生抵抗や浮遊容量の新たな増加はない。以下に、二つの実施例にもとづいて、具体的に説明する。

 $\{0\ 0\ 1\ 3\}$ (実施例 1) 図 2 (a) は、本発明の第 1 の実施例 (実施例 1) の、トランジスタレベルの回路図である。図 2 (a) を参照すると、この実施例のLS 1 は、入力初段のインバータ 5 と、その出力信号を入力とする内部回路 3 に加えて、抵抗 R_5 とスイッチ素子 4 とを備えている。

【0014】入力初段のインバータ5は、pMOSトランジスタ Q_{Pl} とnMOSトランジスタ Q_{Nl} とを直列接続すると共にゲート電極どうしを共通接続した構成の、CMOSトランジスタ構成のインバータである。そのインバータ5の入力点(二つのMOSトランジスタの共通ゲート電極)と入力端子7との間には、抵抗 R_{5} が接続されている。

【0015】抵抗 R_5 は、ポリシリコン圏からなり、初段インパータ5及び内部回路3を構成するMOSトランジスタのゲート電極形成の際に、同時に形成される。【0016】内部回路3は、通常、非常に多数の論理ゲートを含んでいるが、図2には、それら論理ゲートの一例としてのCMOSインパータを三つ(インパータ10、11、12)縦列に接続した部分を示す。外部から入力端子7→抵抗 R_5 を介して初段インパータ5に入力された信号は、そのインパータ5で反転されて、内部回路に入力される。その後、内部回路3に含まれる種々の論理ゲートで信号処理され、インバータ12の入力点に伝播してくる。更に、インパータ10、11を経由して、他の論理ゲートに伝播してゆく。

【0018】スイッチ素子4は、その断面構造を図2 (b) に模式的に示すように、p型シリコン領域6内に近接して配置された二つの n^+ 型シリコン層8A、8Bで構成される。そして、例えば n^+ シリコン層8Bが内部回路内の節点 N_2 に接続し、 n^+ シリコン層8Bが内部回路内の節点 N_3 に接続している。このスイッチ素子4は、その両端8A、8B間に電圧が加わると、逆方向パイアスとなる側のpn接合では n^+ シリコン層からp型シリコン領域6に空乏層が延び、両端電圧が高いと、両 n^+ シリコン層8A、8B間がパンチスルー或いはブレークダウンによって、短絡状態になる。パンチスルー

が生じるか或いはプレークダウンが起こるかは、主に、 n+シリコン層8A、8Bの不純物濃度、p型シリコン 領域6の不純物濃度および二つのn+シリコン層8A、 8B間の距離などによって決まる。

【0019】図2(a)において、いま、入力端子7に サージ電圧が加わったとする。すると、スイッチ素子4 が短絡状態となり、入力端子7から内部回路内のインバ ータ10の出力点N₃に至る電流経路ができる。そし て、サージ電圧が例えば電源電圧以上の正電圧であると きは、入力端子7の正電荷は、インパータ10のpMO 10 SトランジスタQpgを通して、そのトランジスタQpgに 電源電圧を供給するために内部回路内に布設された電源 電圧線1Aに放電される。一方、サージ電圧がグランド 電位以下の負電圧であるときは、入力端子7の負電荷 は、インパータ10のnMOSトランジスタQ_{N7}を通し て、そのトランジスタQ_{N7}にグランド電位を供給するた めに内部回路内に布設されたグランド線2Aに放電され る。つまり、スイッチ素子4を一つ設けるだけで、放電 経路は、サージ電圧の極性に応じて自動的に決まる。し かも、放電先の電源電圧線1A或いはグランド線2A は、本来の信号処理のために内部回路内にもともと配設 したものであるので、入力保護のための新たな占有面積 の増加は、従来に比べ、少なくて済む。

【0020】叉、本実施例において入力端子7にサージ電圧が加わったときの放電経路を決めているのは、内部回路内のインバータ10を構成する二つのMOSトランジスタQ $_{P6}$ 、 Q_{N7} である。これら二つのMOSトランジスタは通常、スイッチ素子4により、入力端子7から入力初段のインパータ5迄の配線からは切り離されている。従って、入力端子7に付随する容量(入力端子容量)の大きさは、上記二つのMOSトランジスタQ $_{P6}$ 、 Q_{N7} によっては、左右されない。入力端子容量は、(スイッチ素子4の節点 N_2 側の接合容量)+(スイッチ素子4の節点 N_2 側の接合容量)+(スイッチ素子4の節点 N_2 側の接合容量)の出力点までの配線容量)+(入力初段インバータ10の出力点までの配線容量)+(入力初段インバータ5のゲート容量)の総計となるのであるが、上述したとおり、通常、内部のインバータ10は入力端子7から切り離されているからである。

【0021】尚、本実施例において、入力端子7と初段インパータ5の入力点との間に挿入された抵抗 R_5 は、従来の入力保護回路におけると同じく、サージ電圧の急峻な波形を鈍らせて保護効果を更に高める作用をする。同様に、内部回路内のインパータ10の出力点(スイッチ素子4の接続並れた抵抗 R_{11} は、サージ電圧によりスイッチ素子4が短絡状態になったとき、節点 N_3 に放流されてきたサージ電圧の波形を鈍らせ、インパータ11が破壊されるのを防ぐ作用をする。

【0022】(実施例2)次に、本発明の第2の実施例 (実施例2)について説明する。図3(a)は、本発明 50 8

の実施例2の回路図である。図3 (a)を参照して、本 実施例が実施例1と異なるのは、スイッチ素子4から内 部回路の電源電圧線1Aおよびグランド線2Aに至る放 電経路が、途中で二つに分岐している点である。 すなわ ち、スイッチ素子4の内部回路側の一端は、インパータ 10の出力点(接続節点N₃)に接続されているだけで なく、そのインパータ10の前段のインパータ12の出 カ点(接続節点 N_{4})にも接続されている。従って、入 カ端子7にサージ電圧が加わると、そのサージ電圧によ る電荷は、入力端子7からスイッチ素子4を通りpMO SトランジスタQpg (叉は、nMOSトランジスタ Q₁₇)を抜けて、内部回路内の電源電圧線1A(同、グ ランド線2A) に放電される電荷と、pMOSトランジ スタQpg(同、nMOSトランジスタQpg)を抜けて、 内部回路内の電源電圧線1A(同、グランド線2A)に 放電される電荷との二つに分かれる。

【0023】本実施例によれば、スイッチ素子4から後の放電経路を複数にし、内部回路内の複数のトランジスタを使用することで、トランジスタサイズの増大なしに入力保護効果を大きくし、静電耐圧を向上させることができる。その際、入力端子容量の増加は、ない。上述したように、入力端子容量は、内部回路内にあってサージ電圧の放電経路として利用されるトランジスタのサイズや数に依存しないからである。

【0024】ここで、本実施例に用いたスイッチ素子4について、説明する。本実施例においてスイッチ素子4は、断面構造は実施例1に用いたものと同一で良いが、平面パターンを変更する必要がある。本実施例に用いたスイッチ素子4の一例の平面図を、図3(b)に示す。図3(b)を参照して、p型シリコン領域中に、三つのn+型シリコン層8A、8B、8Cが形成されている。これら三つのうちシリコン層8Aは長い。他の二つのシリコン層8B、8Cは短く、共にシリコン層8Aに対向する位置に配置されている。スイッチ素子4をこのような構造にすることにより、通常動作時には、内部回路内のインバータ10における入・出力を分離し、サージ電圧印加時には、複数の放電経路を形成できる。

【0025】次に、本実施例の変形例について、説明する。この変形例は、図3(a)に示す回路図中のサージ電圧波形鈍化用の抵抗 R_5 、 R_{10} 、 R_{11} を、これまでは「素子」として或る領域を確保して形成していたのに対し、配線に付随する寄生抵抗で代用する例を示すものである。図4に、図3(a)に示す回路図中のインバータ5、10叉は11の、入力部分のマスクバターンを示す。図4を参照して、図中、アルミニウム配線には右上がり斜線を施し、ポリシリコン配線には右下がりの斜線を施して示す。図において、紙面上側に、p+シリコン配線13D、13Sが対向して形成されており、中央をポリシリコン配線9が紙面上下に走っている。これらp+領域とポリシリコン配線とで、pMOSトランジスタ

を構成している。p+シリコン領域13D,13Sがそ れぞれ、ドレイン領域、ソース領域である。ポリシリコ ン配線9が、ゲート電極である。一方、紙面下側に、n + シリコン領域14D、14Sが対向して形成されてお り、中央を、pMOSトランジスタのゲート電極と共通 のポリシリコン配線9が、紙面上下に走っている。これ らn+ 領域とポリシリコン配線とで、nMOSトランジ スタを構成している。n+シリコン領域14D, 13S がそれぞれ、ドレイン領域およびソース領域である。ポ リシリコン配線9が、ゲート電極である。

【0026】pMOSトランジスタにおいては、ソース 領域13Sにアルミニウム配線17が布設され、ソース 領域13Sとアルミニウム配線17とは、コンタクト孔 19を介して接続されている。アルミニウム配線17 は、内部回路内に布設された電源電圧線(図示せず)に 接続している。一方、このpMOSトランジスタのドレ イン領域13Dには、アルミニウム配線16が布設され・ ており、ドレイン領域13Dとアルミニウム配線16と は、コンタクト孔19を介して接続されている。アルミ ニウム配線16は、紙面右側に配置された次段の論理ゲ ート(図示せず)の入力点に接続している。一方、nM OSトランジスタにおいては、ソース領域148にアル ミニウム配線18が布設され、ソース領域14Sとアル ミニウム配線18とは、コンタクト孔19を介して接続 されている。アルミニウム配線18は、内部回路内に布 設されたグランド線(図示せず)に接続している。一 方、このnMOSトランジスタのドレイン領域14Dに は、pMOSトランジスタと共通のアルミニウム配線1 6が布設されており、ドレイン領域14Dとアルミニウ いる。

【0027】pMOSトランジスタとnMOSトランジ スタに共通なポリシリコン配線(ゲート電極)9には、 紙面左側に配置された前段のインパータ(叉は、入力端 子。いずれも、図示せず)からアルミニウム配線20が 布設されており、ゲート電極としてのポリシリコン配線 9とアルミニウム配線20とは、コンタクト孔15を介 して接続している。

【0028】この図に示すインバータは、入力点に付加 される抵抗が、アルミニウム入力配線20に接続してい 40 るポリシリコンゲート電極9によって作られている例を 示している。ポリシリコンゲート電極配線9の単位面積 $(1 \mu m \Psi 方)$ あたりの抵抗値 (約14 Ω) は、アルミ ニウム配線 20 の単位あたりの抵抗値(約 0.1Ω)に 対して充分大きいので、ポリシリコンゲート電極配線9 の抵抗が支配項となっている。

【0029】尚、これまで述べた実施例1、2は、抵抗 R₅, R₁₀, R₁₁として、ポリシリコン層を用いた例で あるが、本発明はこれに限られるものではない。半導体 集積回路には、他の材料、例えば金属薄膜や熱拡散法あ 50 るいはイオン注入法により不純物を導入した結晶シリコ ン層が抵抗材料として用いられている。本発明において もこのような材料による抵抗体を用いることができる。 [0030]

【発明の効果】本発明の第1の効果は、端子にサージ電 圧が加わったときの入力保護に要する面積を縮小するこ とができることである。電源電圧線あるいはグランド線 へ電荷を放電するために、従来、サージ電圧が加わった 時に導通する素子が少なくとも二個は必要であったのに 10 対し、本発明では内部回路内の論理ゲートを構成するト ランジスタを利用し、しかも、電荷の放電先として、し SI本来の信号処理のためにもともと内部回路内に布設 されている電源電圧線およびグランド線へを用いている からである。本発明によれば、入力保護のために新たに 必要な素子は、サージ電圧によってブレークダウン叉は パンチスルーで導通するスイッチ素子だけである。

[0031] 本発明の第2の効果は、入力端子容量を増 加させることなしに入力保護能力をを上げることができ ることである。本発明において実際の入力保護能力を決 めるのは、内部回路内の論理ゲートを構成するトランジ スタである。その内部回路内のトランジスタは、通常動 作においては、スイッチ素子により入力端子からは切り 離されている。従って、サージ電圧印加時の放電経路と なる内部回路内のトランジスタのサイズあるいは数を増 加させても、入力端子容量の増加は、無い。

[0032] 本発明の第3の効果は、回路のレイアウト における自由度を従来より高めることができることであ る。本発明においてサージ電圧による電荷の放電経路 は、内部回路内の論理ゲートを構成するMOSトランジ ム配線 16 とは、コンタクト孔 19 を介して接続されて 30 スタにより形成される。又、放電先は、もともと内部回 路内に布設された電源電圧線またはグランド線である。 内部回路内のトランジスタと電源電圧線、グランド線と は、当然、密接して配置されている。従って、共通放電 線を用いた従来例とは違って、入力保護回路の素子をス クライブ線などの共通放電線の近くに置く必要はなく、 レイアウトに対する制約は何ら、ない。

【図面の簡単な説明】

20

[図1] 本発明による半導体集積回路の基本的な構成を 示すブロック図である。

【図2】本発明の実施例1による半導体集積回路の回路 図及び、これに用いたスイッチ素子の断面を模式的に示 す図である。

[図3] 本発明の実施例2による半導体集積回路の回路 図及び、これに用いたスイッチ素子の模式的平面図であ

【図4】本発明の実施例2による半導体集積回路の変形 例に用いたインバータのパターンを示す図である。

【図5】従来例1による入力保護回路を備える半導体集 積回路の回路図である。

【図6】従来例2による入力保護回路を備える半導体集


積回路の回路図である。

【図7】従来例3による入力保護回路を備える半導体集 積回路のブロック図及び、各ブロックの配置を示すレイ アウト図である。


【符号の説明】

- 1, 1A 電源電圧線
- 2, 2A グランド線
- 3 内部回路
- 4 スイッチ素子
- 5 入力初段回路

[図1]





[図4]




- 6 p型シリコン領域
- 7 入力端子
- 8A,8B n+シリコン領域
- 9 ポリシリコン配線
- 10.11.12 インパータ
- 13D, 13S p+シリコン領域 14D, 14S n+シリコン領域
- 15, 19 コンタクト孔
- 16.17,18,20アルミニウム配線

【図2】





[図5]



[図3]



